

ЛАБОРАТОРНА РОБОТА № 2

ТЕМА РОБОТИ: Синтез комбінаційних схем.

МЕТА РОБОТИ: Вивчення принципу роботи, способів синтезу і особливостей основних типів комбінаційних цифрових схем, придбання навиків в реалізації їх на реальних інтегральних елементах.

МАТЕРІАЛЬНО-ТЕХНІЧНЕ ЗАБЕЗПЕЧЕННЯ РОБОЧОГО МІСЦЯ: комп'ютер типу IBM PC, програма Electronics Workbench 5,0.

ПРОГРАМА РОБОТИ

1. За індивідуальним варіантом побудувати комбінаційну схему і визначити її технічні характеристики.
2. На базі комп'ютера типу IBM і за допомогою програми Electronics Workbench провести тестування отриманого пристрою.

ТЕОРЕТИЧНІ ВІДОМОСТІ

Етапи побудови логічної схеми

Якщо досвід побудови (синтезу) логічних схем у розробника невеликий, то можна рекомендувати йому таку послідовність дій.

Етап 1. Укладання таблиці істинності. Основна мета етапу – формалізація завдання, у процесі якого потрібно проаналізувати значення функції для кожної комбінації значень аргументів. Результат етапу – таблиця істинності.

Етап 2. За цілком визначеною таблицею скласти ДДНФ.

Етап 3. Мінімізувати ДДНФ будь-яким доступним методом.

Етап 4. Реалізувати знайдені диз'юнктивні форми на логічному базисі заданої серії мікросхем.

Синтез логічних пристроїв у заданому базисі логічних елементів (ЛЕ)

Під час побудови логічних пристроїв зазвичай не користуються функціонально повною системою ЛЕ, яку реалізують усі три основні логічні операції: І, АБО і НІ. На практиці з метою скорочення номенклатури елементів користуються функціонально повною системою елементів, яка містить тільки два елементи, що виконують операції І-НІ і АБО-НІ, або навіть тільки один із цих елементів, причому число входів елементів зазвичай задано.

Перед тим як перейти безпосередньо до питань синтезу логічних пристроїв у заданому базисі ЛЕ, кладемо таблицю (дивись таблицю 1), в яку для зручності зведемо можливі форми подання вихідних сигналів елементів 2І-НІ і 2АБО-НІ за умови, що на їхні входи подані логічні змінні x_1 та x_0 .

Таблиця 1 – Форма запису основних логічних операцій

Елемент	Умовне позначення операції	Форма подання вихідного сигналу
2І-НІ (штрих Шеффера)	$x_1 x_0$	$\overline{x_1 \cdot x_0}; \overline{x_1} + \overline{x_0}$
2АБО-НІ (стрілка Пірса)	$x_1 \downarrow x_0$	$\overline{x_1 + x_0}; \overline{x_1} \cdot \overline{x_0}$

На основі цієї таблиці кожен функцію алгебри логіки (ФАЛ) можна записати в базисі ЛЕ. При цьому використовують два технічних прийоми: подвійне інвертування вихідного виразу або його частини та застосування теорем де Моргана.

Опис елементної бази програми Electronics Workbench

Прилади для формування і спостереження логічних величин: генератор слів, логічний аналізатор, логічний конвертор:




Рис. 1




Рис. 2




Рис. 3

Для настройки вимірювальних приладів потрібно подвійним клацанням миші на його зменшеному зображенні відкрити його збільшене зображення.

Генератор слів (рис. 1) використовується для завдання цифрових послідовностей. На вісім виходів в нижній частині генератора паралельно подаються біти слова, що генерується. На вихід тактового сигналу подається послідовність тактових імпульсів із заданою частотою з можливістю синхронізації від зовнішнього джерела. Ліва частина генератора містить 16 восьмибітових слів. Виділенням наголошується слово, активне в даний момент. Значення біт цього слова відбиваються в круглих вікнах внизу на панелі генератора. Введення слів проводиться в лівій частині вікна генератора за допомогою миші і клавіатури. Натисненням на ліву клавішу миші виділяється потрібний біт, а введення значення 0 або 1 проводиться з клавіатури. Генератор працює в одному з трьох режимах: покроковий – STEP (кожного разу після подачі чергового слова на вихід генератор зупиняється); циклічний - BURST (на вихід генератора одноразово послідовно поступають всі 16 слів); безперервний – CYCLE (всі слова циклічно передаються на вихід генератора протягом необхідного часу). Режим TRIGGER визначає момент початку роботи генератора по позитивному або негативному фронтах синхронізуючого імпульсу, режим EXTERNAL - зовнішня синхронізація, режим INTERNAL - внутрішня синхронізація.

Логічний аналізатор (рис. 2) дозволяє одночасно досліджувати сигнали у восьми точках. Правий верхній затиск використовується для подачі синхронізуючих імпульсів. Часові діаграми сигналів на екрані 8-канального логічного аналізатора зображаються у вигляді прямокутних імпульсів. Крім того, круглі вікна в нижній частині аналізатора показують поточний стан входів аналізатора. У вікні HEX, виводиться шістнадцятковий еквівалент двійкового числа, визначуваного станом входів аналізатора. Рівні сигналів, що у нинішній момент подаються на вхід аналізатора, на екрані відображаються справа. По команді CLEAR відбувається очищення екрану логічного аналізатора.

Логічний конвертор (рис. 3) виконує функціональні перетворення в логічних схемах. З його допомогою можна здійснювати наступні операції: отримання таблиці істинності досліджуваної схеми; перетворення таблиці істинності в логічний вираз; мінімізація логічного виразу; створення логічних схем по заданому логічному виразу; синтез логічних схем на елементах І-НІ по заданому логічному виразу.

ПОРЯДОК ВИКОНАННЯ РОБОТИ

1. Обираємо варіант завдання (додаток А).
2. Укладаємо таблицю істинності цифрового пристрою (за необхідністю).
3. За цілком визначеною таблицею складаємо ДДНФ.
4. Виконуємо мінімізацію булевої функції за допомогою діаграми Вейча або карти Карно.
5. Виконуємо побудову комбінаційної схеми пристрою.
6. Проводимо тестування комбінаційної схеми з використанням програми Electronics Workbench (додаток Б).
7. Реалізуємо знайдену диз'юнктивну форму на логічному базисі заданої серії мікросхем.
8. Виконуємо побудову комбінаційної схеми пристрою з використанням заданої серії мікросхем.
9. Визначаємо складність комбінаційної схеми N (кількість мікросхем), швидкодію T (максимальний час перемикання схеми) та середню потужність P .

ОФОРМЛЕННЯ ЗВІТУ

1. Тема і мета роботи.
2. Необхідне обладнання.
3. Таблиця істинності.
4. Карта Карно (або діаграма Вейча).
5. Спрощений вираз у заданому базисі.
6. Комбінаційна схема пристрою.
7. Технічні параметри пристрою.
8. Часові діаграми роботи.
9. Висновки.

ДОДАТОК А

Варіанти завдань до лабораторної роботи №1

Номер варіанта визначати за номером у списку групи.

Завдання №1 для варіантів №1-№10

Побудувати комбінаційну схему для заданої функції F .

X_1	X_2	X_3	X_4	F_0	F_1	F_2	F_3	F_4	F_5	F_6	F_7	F_8	F_9
0	0	0	0	1	1	0	0	1	0	1	1	1	0
0	0	0	1	0	0	0	1	0	0	1	0	1	1
0	0	1	0	1	1	1	1	1	1	1	1	1	0
0	0	1	1	0	0	1	0	1	1	0	1	0	1
0	1	0	0	0	1	0	0	0	1	1	0	0	0
0	1	0	1	1	1	0	1	1	1	0	1	1	0
0	1	1	0	1	0	0	1	1	1	1	0	1	1
0	1	1	1	1	1	1	1	0	0	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	0	0	0	0	0	0	1
1	0	1	0	1	1	1	0	1	0	1	0	1	0
1	0	1	1	0	0	0	1	1	0	0	1	1	1
1	1	0	0	1	0	0	1	1	1	0	1	0	0
1	1	0	1	1	1	1	1	1	1	1	1	0	1
1	1	1	0	0	1	1	0	0	1	1	0	1	1
1	1	1	1	1	1	1	1	0	1	0	0	0	0

Завдання №2 для варіантів №1-№3. Спроекувати електронний замок, який має три кнопки для введення коду (SB_1 , SB_2 , SB_3). У випадку правильного набору коду замок повинний вмикати виконавчий механізм і відкриватися. Електронний замок відкривається тільки у тому випадку, коли на його виході з'явиться логічна одиниця. Логічна частина принципової схеми пристрою повинна бути реалізована у базисі І-НІ.

Варіанти завдань:

№ варіанту	Вхідні комбінації		
	SB_1	SB_2	SB_3
1	натиснута		натиснута
		натиснута	
2	натиснута	натиснута	натиснута
		натиснута	
		натиснута	натиснута
3			натиснута
	натиснута	натиснута	
	натиснута		натиснута
	натиснута	натиснута	натиснута

Завдання №2 для варіантів №4-№10. Спроекувати електронний замок, який має чотири кнопки для введення коду (SB₁, SB₂, SB₃, SB₄). У випадку правильного набору коду замок повинний вмикати виконавчий механізм і відкриватися. Електронний замок відкривається тільки у тому випадку, коли на його виході з'явиться логічна одиниця. Логічна частина принципової схеми пристрою повинна бути реалізована у базисі І-НІ.

Варіанти завдань:

№ варіанту	Вхідні комбінації			
	SB ₁	SB ₂	SB ₃	SB ₄
4			натиснута	натиснута
	натиснута	натиснута		
5	натиснута	натиснута	натиснута	
		натиснута		натиснута
6			натиснута	
	натиснута	натиснута		
	натиснута	натиснута	натиснута	натиснута
7	натиснута		натиснута	
		натиснута		натиснута
8		натиснута	натиснута	натиснута
	натиснута	натиснута	натиснута	
9				натиснута
	натиснута	натиснута	натиснута	
	натиснута			натиснута
10	натиснута	натиснута	натиснута	натиснута
			натиснута	
	натиснута	натиснута		

ДОДАТОК Б

Побудова і тестування комбінаційної схеми пристрою





Рисунок 1 – Принципова схема логічного автомата




Рисунок 2 – Принципова схема логічного автомата з логічним аналізатором




Рисунок 3 – Принципова схема логічного автомата з логічним конвертором